AMD Spartan™ UltraScale+ ™ FPGA のクロック アーキテクチャ、バッファ、CMT、ルーティング

2025.2

AMD
together we advance_

目標


このモジュールを修了すると、次のことができるようになります。

目的 01

AMD Spartan™ UltraScale+ ™ FPGA のクロック アーキテクチャとバッファー タイプについて説明する

目的 02

堅牢なクロック生成、I/O 管理、クロック スキューの低減を実現する上で、クロック管理タイル (CMT) とクロック ルーティングの役割を説明する



© 2026 Advanced Micro Devices, Inc.

AMD
together we advance_

クロック アーキテクチャ

Spartan™ UltraScale+ ™ デバイスは、高性能と高精度なタイミング処理を実現する先進的な UltraScale™ クロッキング アーキテクチャを採用しています

アーキテクチャの主要な変化

- **グローバル クロック バッファとローカル クロック バッファの差の削減**
  - 複雑なクロック ツリー実装を簡素化し、タイミング予測性を向上
- **I/O 列の隣の物理層 (PHY) ブロックに専用のクロック リソースを配置**
  - クロック管理タイル (CMT)
  - グローバル クロック バッファー
  - 高度なグローバル クロック多重構造
  - I/O ロジック管理機能を内蔵
- **各 CMT ブロックには次のものが含まれます。**
  - 1 つのマルチモード クロック マネージャ (MMCM)
  - 2つの位相ロックループ(PLL)
- **CMT は、クロック周波数合成、スキュー除去、ジッタ フィルタリングを提供します**

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

クロック レイアウト

01 アーキテクチャは、行と列のクロック領域 (CR) のブロックで構成されます

02 CR には、CLB、DSP スライス、36K ブロック RAM、およびインターコネクトが含まれています

03 I/OおよびGTカラムは、CRカラムと並べて戦略的に挿入されます。

04 Spartan™ UltraScale+ ™ デバイスは、XP5IO (66 ピン)、HP バンク (52 I/O ピン、4 クロック対応ピン)、HDIO バンク (42 ピン、2 クロック対応ピン)、および最大 4 つの GT を備えています

05 単一列に構成ロジック、SYSMON、PCIe® ブロックを格納

06 CR には、中央に水平クロック スパイン (HCS) があるリソースがあります

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

クロック領域

01	固定された長方形の形状 (幅と高さが一定) により、クロック遅延が均一になり、タイミング クロージャが容易になります
02	高さ固定 – 高さ 60 列の CLB
03	24 個の DSP スライスと 12 個のブロック RAM で構成される固定幅
04	水平クロック スパイン (HCS) は各 CR 内の中央に配置されています
05	3 種類の CR をサポート: ロジックのみ (CLB、ブロック RAM、DSP)、I/O バンクおよびクロック リソース、または GT クワッド タイル
06	垂直配線と配線トラックは、列内のすべての CR を接続します。垂直配線は I/O 列全体にまたがります
07	Spartan™ UltraScale+ ™ デバイスには、13 ～ 24 の垂直配線トラックと 13 ～ 24 の垂直配線トラックがあります
08	水平クロック トラックと垂直クロック トラックはどちらもクロック領域の境界で正確にセグメント化されていますが、Spartan UltraScale+ デバイスでは、垂直トラックは 24 未満であり、均等に分割されません


© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

Spartan UltraScale+ アーキテクチャのクロック バッファ

クロックバッファはすべて、水平クロックトラックがクロッキング列(PHY列)と交わる場所に存在します

PHY のグローバル バッファー

- BUFGCE (BUFG)
- BUFGCTRL (BUFGCE_1、BUFGMUX、BUFGMUX_1、BUFGMUX_CTRL)
- BUFGCE_DIV



GT クロック出力バッファ


- BUFG_GT

© 2026 Advanced Micro Devices, Inc.

AMD
together we advance_

グローバル クロック バッファ接続

3 種類のバッファ (BUFGCE、BUFGCTRL、および BUFGCE_DIV) は、異なるクロック イネーブル、多重化、および分割機能を提供します



メモリ PHY 列に配置されたグローバル クロック バッファ

任意の 24 個のバッファは水平/垂直に駆動できます


© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

グローバル クロック バッファの種類

バッファー タイプ	主な特徴と機能	デバイス/地域あたりの数量	推進	ドライブ
BUFGCE	クロックが有効なグローバルクロックバッファ。領域内/領域外のクロックをオフにできます。SYNC/ASYNC モードをサポート	CMT あたり 24 個	MMCM、PLL、I/O、クロック ルーティング/分配、インターコネクト	CMTカラムでの垂直配線、水平配線/配線、MMCM/PLL
BUFGCTRL	拡張された機能。BUFGMUX として構成可能。旧アーキテクチャとの互換性	CMT あたり 8	MMCM、PLL、I/O、クロック ルーティング/分配、インターコネクト	CMTカラムでの垂直配線、水平配線/配線、MMCM/PLL
BUFGCE_DIV	除算機能を備えたグローバルバッファ(クロックを1～8で除算)。前世代の BUFR を置き換えます。	CMT あたり 4	MMCM、PLL、I/O、クロック ルーティング/分配	CMTカラムでの垂直配線、水平配線/配線、MMCM/PLL
BUFCE_LEAF	ソフトウェアによって自動的に使用されます。ユーザーがインスタンス化していない。隣接する CLB 列の HCS の上/下のリソースを駆動	リーフエリアあたり16個	クロック配分	CLB、ブロックRAM、DSP48、その他の同期素子
BUFG_GT	GT出力クロックの駆動に使用します。入力クロックを1～8で除算します。TXOUTCLK、RXOUTCLK、IBUFDS_GTE3に使用	GTクワッドあたり24	GT 出力クロック (TXOUTCLK、RXOUTCLK)、GT リファレンス クロック バッファ	同じ領域の水平クロックスパインでのクロックルーティング/分配

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

グローバル クロック バッファの種類



Spartan™ UltraScale+ ™ FPGA 全体での堅牢で柔軟なクロック配分が可能




グローバルおよびローカルのクロック、クロック ゲーティング、分割、多重化のニーズに対応（幅広いアプリケーション）

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

クロック バッファの移行

7 シリーズ クロック バッファからのクロック バッファの移行

7 Series Clock Buffer	UltraScale Clock Buffer
BUFIO	BUFGCE as BUFG
BUFR	BUFGCE_DIV
BUFH	BUFGCE
BUFG	BUFGCE
BUFGMUX	BUFGCTRL as BUFGMUX
BUFGCTRL	BUFGCTRL



トランシーバー クロックの移行

- IBUFDS_GTE2 は主な違いを持つ IBUFDS_GTE3 にマッピングされています
- GT_COMMONには2つのQPLL出力があります
- BUFG_GT は、GT クロックをファブリックに接続できる唯一のバッファです
- 推奨事項: サンプル デザインで生成されたクロッキング モジュールとリセット モジュールを IP で再利用する

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

知識を応用する

Q クロック領域は次のうちどれから構成されますか?(当てはまるものをすべて選択してください)

- ☐ CLB
- ☐ DSP スライス
- ☐ ブロック RAM
- ☐ イーサネット MAC

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

UltraScale アーキテクチャ クロック管理

課題

- 高性能 FPGA 設計には堅牢なクロックが求められます
- クロック、メモリ、I/O が密に結合されているため、近くのクロック アクセスが必要

ソリューション

- CMT は、各 I/O バンクに隣接する物理層 (PHY) 内に戦略的に配置されます
- 機能豊富なMMCMおよびPLL
- ファブリック クロック用の MMCM、メモリおよび I/O インターフェイス用の PLL




© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

MMCM

MMCMは、クロック・ネットワーク向けの汎用性の高い周波数シンセサイザ、ジッタ・フィルタ、および歪み除去エンジンです

- 7つの出力カウンタとフィードバック
- パワーダウンモード
- 入力クロック切り替え
- OUT0 と FBOUT の小数分割
- 動的位相シフト

- 真出力と補数出力 (O0-O3)
- スペクトラム拡散クロック生成
- クロック分周動的変化
- 各出力でプログラム可能なデューティサイクル



© 2026 Advanced Micro Devices, Inc.

AMD
together we advance_

周波数計算

クロック周波数合成

- Fout = F_{clkin} * M / (D*O)
- MMCM または PLL ごとに 1 つの M 値と 1 つの D 値
- 各MMCMおよびPLL出力は、独自のO値を持つことができます
  - M: 1...64;D: 1...80;O: 1...128


分数除算

- O0 および CLKFBOUT を 1/8 粒度のカウンタとして設定可能 (例: 2.125、2.250、2.375 など)

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

PLL

- CMT あたり 2 つの PLL
- メモリ インターフェイス作成サポート
- MIG で必要とされていない場合は、ユーザーが使用できます。
- 2つの出力カウンタ
- パワーダウンモード
- メモリ インターフェイス システムおよび I/O バイト クロッキング専用出力
- 真出力と補出力



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

周波数計算

クロック周波数合成

- Fout = F_{clkin} * M / (D*O)
- MMCM または PLL ごとに 1 つの M 値と 1 つの D 値
- 各MMCMおよびPLL出力は、独自のO値を持つことができます
  - M: 1...19;D: 1...16;O: 1...128


静的位相シフト、各出力に個別に設定可能

- VCO周期の1/8刻みでの位相シフト

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

Spartan UltraScale+ デバイスにおける CMT の強化

拡張 PLL (PLLXP)



1 つの MMCM と
2 つの PLLE4XP

XP5IO のピン配置が
XIPHY と一致しない
- 追加のクロック配線
が必要

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

高性能クロックの課題

Spartan™ UltraScale+ ™ FPGA を含む AMD UltraScale™ アーキテクチャ ベースのデバイスは、次の用途を想定して設計された堅牢なクロック ルーティング リソースを提供します。

- 高いファンアウト
- 短い伝搬遅延
- 極めて低いスキュー

クロック リソースを最適に使用するために、設計者は次のことを行う必要があります。

クロック入力を理解する

ユーザークロックをPCBからデバイスに取り込む

リソースを選択

最適なクロックルーティングリソースを選択する

リソースへのアクセス

適切な I/O バッファーとクロック バッファーを使用してアクセスする

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_


高性能クロックの課題

クロック チャレンジ

- デバイスの大型化に合わせて拡張できるクロック ソリューションが必要
- 積極的な総消費電力バジェット
- 迅速なインプリメンテーション
- クロック スキューのバランス調整

ソリューション

- クロック配分の再設計
- セグメンテーションとクロック ゲーティング
- バッファー選択が簡単 - 目的の機能を指定するだけ
- クロック ネットワークを中央に配置可能



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

クロック入力リソース

入力タイプ	所在地/銀行の種類	ピンの詳細/構成	ドライブ/接続先	詳細
GC (グローバル クロック) 入力	すべての I/O バンク (XP5IO、HP、HDIO)	差動ペアですが、シングルエンドも許可されます(P側のみ) **HP:** クロック対応ピン 4 個。 **HDIO:** クロック対応ピン×2、HDGCピン×4	隣接する CMT 内のグローバル クロック バッファ、MMCM、PLL への直接高速アクセス	HDGC ピン (HDIO) は BUFGCE のみを駆動し、MMCM/PLL は駆動しません
GT 出力クロック	GT ブロック	TXOUTCLK および RXOUTCLK は生成され、IBUFDS_GTE3経由で基準クロックも生成されます	同じクロック領域にBUFG_GT	高速シリアル インターフェイスに使用
バイト クロック入力 (DBC/QBC)	メモリ インターフェイスをサポートする I/O バンク	ソース同期クロッキング用の専用ペア (DQS など)	I/O バンク内のビット スライス	クロックに不要な場合、汎用 I/O として使用可能

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_


クロック バッファとルーティング構造

グローバル クロック ネットワーク

さまざまなデバイス リソースにわたる低スキュー、低消費電力、高周波信号に対応する専用の高性能インターコネクト

デバイス アーキテクチャ

列と行に並べられたクロック領域 (CR) は、ロジック、DSP、およびブロック RAM ブロックを収容し、I/O、GT、および専用ロジック列が散在しています



水平クロック スパイン (HCS)

CR、I/O、GT の各行を中央に配置

縦型クロック トラック

列内のすべてのCRを接続し、I/O 列にまたがる垂直配線

Spartan™ UltraScale+ ™ デバイス

縦長トラック数は、列やデバイスによって異なります (13-24)

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_


クロックのルーティングと分配

ルーティング

- クロック・ネットワークのルートに送られるクロック信号
- クロック分配の駆動
- クロック領域の境界でセグメント化

配布


- クロック ルーティングまたはクロック バッファによって直接駆動
- リーフ クロックを介して駆動されるクロック素子
- クロック領域の境界でセグメント化



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_


セグメント クロッキングとクロック ルート

- グローバルバッファから中央の「クロックルート」にルーティングされるクロック
- セグメント化されたトラックで柔軟性を確保
- 複数クロックと省電力を実現
- ソフトウェアで管理されたルートにより、スキューを最小限に抑える



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

クロック領域でのクロックの配分




ルート化されたディストリビューション

- クロックは、負荷を駆動することなく、CR 内の中央の「ルート」ポイントへの配線トラックに送られます
- **クロックバッファにより**、CRの特定のポイントまで駆動し、配電線路を垂直および水平に移動できます
- **クロッキング ポイントは** 、その CR および隣接する CR 内のクロック イネーブル (CE) を備えたリーフ クロックを介して駆動されます
- **ルーティング トラック** は、隣接する CR 内のルーティング トラックと配線トラックの両方を駆動できます
- **CR 境界セグメンテーション** により、真にグローバルなデバイス全体のクロック ネットワークを構築できます

直接配布

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

クロック領域でのクロックの配分




ルート化されたディストリビューション

直接配布

- クロックバッファは、分配トラックを直接駆動可能
- より直接的な方法でクロックを分散
- クロック挿入遅延の低減

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

UltraScale アーキテクチャの利点 クロック ルーティング



その他のメリット:

- クロック ネットワークは設計ごとに最適化されています
- 削減 50% >
- より多くのクロック ネットワークに対応

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

従来の FPGA とのクロックの違い

機能	7 シリーズ FPGA	UltraScale+ ™ (Spartan™ UltraScale+) FPGA
グローバル/ローカル バッファ	個別のリージョン クロック バッファ(BUFMR、BUFR、BUFIO)	新しいクロック バッファーにより、グローバルに展開でき、グローバルとローカルの分散を統合 • BUFGCTRL およびその派生物は引き続き利用可能 • BUFGCE および BUFGCE_DIV (新グローバル) • BUFCE_LEAF (新しいローカル) • BUFG_GT(GTクロック用)
クロック ルーティング	古いルーティング スキーム	新しく改良されたクロック ルーティング アーキテクチャには、2 種類のグローバル ルーティング トラック (ルーティングと分配) が含まれています • どちらもクロック領域 (CR) レベルでセグメント化可能 • グローバル クロック バッファで駆動可能 • 配電トラックはすべてのクロックポイントに接続
クロック ピン	クロック対応 (CC) ピン	グローバル クロック (GC) ピンと、BUFGCE に接続可能な 4 つの HDGC ピンを含む高密度 (HD) I/O バンクが導入されています
クロック管理タイル (CMT)	1つの MMCM と 1つの PLL (標準)	1つのMMCMと2つのPLLが利用可能です。MMCM は機能が似ていますが、PLL は I/O PHY クロッキング用の新機能を提供しますが、一般的な機能と接続性が低下しています。たとえば、PLLは位相補償、外部フィードバック、またはそれほど多くの出力オプションを提供せず、PHY クロッキングを備えたVCOを共有します。一般に、MMCM は標準的なクロック アプリケーションに推奨されます。

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

従来の FPGA とのクロックの違い

Spartan™ UltraScale+ ™ デバイスは、拡張 PLL (PLLXP) を搭載

01

統合メモリ コントローラー（LPDDRMC）と XP5IO に隣接する CMT 内に配置

02

LPDDRMC と直接接続するための予約ポートを使用して設計

03

メモリ負荷の高いアプリケーション向けに調整

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

知識を応用する

Q 機能をそれぞれのアーキテクチャ (7 シリーズまたは Spartan™ UltraScale+ ™ アーキテクチャ) に適合させることができます。

7 シリーズ	Spartan UltraScale+ アーキテクチャ	機能
		1つの MMCM と 1つの PLL
		1つのMMCMと 2つのPLL
		グローバル クロック (GC) ピン
		クロック対応 (CC) ピン

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

まとめ

01 Spartan™ UltraScale+ ™ アーキテクチャは、専用のグローバル クロック バッファーを備えたクロック領域を使用して、複雑なクロック ニーズと単純なクロック ニーズの両方に効率的に対応します

02 各デバイスには 3 つのグローバル クロック バッファ (BUFGCTRL、BUFGCE、および BUFGCE_DIV) があり、異なるクロック イネーブル、多重化、および分割機能を提供します

03 UltraScale™アーキテクチャのクロック管理タイル(CMT)には、1つのMMCMと2つのPLLが含まれています

04 これらの領域にまたがるセグメント化されたクロック配線と分散により、ローカル スキューが最小限に抑えられ、消費電力が削減されます

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

免責条項および権利帰属

ここに記載されている情報は、情報提供のみを目的としており、事前通知なしで変更される場合があります。この資料の作成時には確認を重ねているものの、技術的な誤りや欠落、誤記などが含まれる可能性があり、AMD は当該情報の更新または修正の義務を負いません。Advanced Micro Devices, Inc. は、この資料の内容の正確性または完全性に関していかなる表明または保証も行わず、ここに記載される AMD ハードウェア、ソフトウェア、その他の製品の操作または使用に関して、非侵害、商品性、特定の目的への適合性の黙示的な保証を含め、いかなる種類の責任も一切負わないものとします。この資料は、黙示的あるいは禁反言で生じるものを含め、いかなる知的財産権へのライセンス付与を行うものではありません。AMD 製品の購入または使用に適用される条件および制限は、当事者間で締結された契約または AMD 標準売買条件に規定されているとおりです。GD-18。

©2026 Advanced Micro Devices, Inc.All rights reserved.AMD、AMD Arrow ロゴ、Spartan、UltraScale、UltraScale+、およびその組み合わせは、Advanced Micro Devices, Inc. の商標です。 PCIe は、PCI-SIG Corporation の登録商標です。 本ドキュメントに使用されるその他の商品名は情報提供のみを目的としており、各所有者の商標である可能性があります。一部の AMD テクノロジでは、サードパーティによる有効化またはアクティブ化が必要になる場合があります。サポートされる機能はオペレーティング システムによって異なる場合があります。具体的な機能については、システム メーカーにお問い合わせください。完全に安全なテクノロジや製品はありません。

© 2026 Advanced Micro Devices, Inc.


AMD